Арифметичний пристрій (АУ), один з основних пристроїв електронною цифрової обчислювальної машини (ЦВМ), в якому безпосередньо виконуються арифметичні і логічні операції над числами. Виконання будь-якої арифметичної або логічної операції в АУ зводиться по суті до послідовного виконання ряду елементарних операцій або мікрооперацій: установка в «нуль» будь-яких розрядів блоків АУ, прийом коди числа або окремого розряду, видача коди, здобуття інверсної (зворотною) величини коди числа, складання код, зрушення коди у бік молодших або старших розрядів числа і т.д.
До арифметичних операцій відносяться складання, віднімання, множення, ділення і витягання кореня. Останні дві дії, а також зведення в міра, визначення логарифмів, тригонометричних функцій і т.п. часто виконуються по стандартних підпрограмах. Основна операція ЦВМ(цифрова обчислювальна машина) — складання, до якого зводяться всі арифметичні операції. Наприклад, віднімання числа В з числа А замінюється складанням за допомогою співвідношення А - В = А + (- У ), у якому обидва числа можуть бути представлені прямим, зворотним або додатковим кодом (див. Код в обчислювальній техніці); множення зводиться до багатократного підсумовування множеного; ділення — до послідовного знаходження цифр приватного за допомогою складання і віднімання.
АУ у складі ЦВМ(цифрова обчислювальна машина) пов'язано з пристроєм (ЗУ) і центральним пристроєм, що запам'ятовує управління (див. Пристрій, що управляє ). Із ЗУ поступають вихідні числа, по команді центрального пристрою управління («скласти», «відняти», «помножити» і т.д.) АУ виробляє відповідні операції, результати операцій передаються знову в ЗУ, а сигнали закінчення операції, ознаки переповнювання розрядної сітки і ін., при необхідності, —в центр.(центральний) пристрій управління.
Основні характеристики і склад АУ залежать від прийнятої системи числення, розрядності чисел, необхідної швидкодії, алгоритмів виконання операцій і їх прискорення, форми представлення чисел і типа вживаних схем і зв'язків між ними (потенційні, імпульсні або імпульсно-потенційні).
АУ зазвичай складається з декількох регістрів для короткочасного зберігання чисел, суматорів, логічних ланцюгів для виконання елементарних операцій над числами і місцевого пристрою управління, що сприймає команду на виконання операції від центр.(центральний) пристрої управління машини і що відпрацьовує необхідну послідовність приватних команд.(командувач)
Залежно від вживаного способу підсумовування чисел розрізняють АУ послідовної, паралельної і послідовно-паралельної дії. У АУ послідовної дії підсумовування двох чисел виконується однорозрядним суматором, через який послідовно, починаючи від молодших, проходят всі розряди доданків. У АУ паралельної дії всі розряди кожного з доданків передаються в суматор одночасно, кількість розрядів суматора відповідає кількості розрядів в доданках. АУ послідовно-паралельної дії — проміжна форма. Регістри паралельного АУ будуються з тригерів або аналогічних елементів і забезпечують одночасний доступ до всіх розрядів числа. У АУ послідовної дії як регістри використовуються також лінії затримки, які, якщо необхідно, замикаються в кільце через підсилювачі і логічні ланцюги рециркуляції. У елементах і схемах АУ використовуються електронні лампи (у ранніх зразках), транзистори,напівпровідникові діоди,ферріттранзісторниє вічка і феррітдіодниє вічка . У АУ з мікропрограмним управлінням в складі місцевого пристрою управління застосовують також феритові матриці для зберігання мікропрограм операцій.
Загальні вимоги до елементів схем АУ — висока надійність, взаємозамінюваність однотипних елементів, технологічність, повторюваність основних характеристик у виробництві. Залежно від способу кодування чисел АУ будуються для операцій в двійковій або десятковій рідше — в трійковій або який-небудь іншій системі числення, з різною кількістю розрядів, з числами, представленими з фіксованою або з плаваючою комою, або з тими і з іншими.
Методи прискорення виконання операцій застосовуються або до елементарних операцій (частинам повних), або до повних операцій АУ. Особливо ефективне прискорення елементарної операції підсумовування, оскільки вона входить істотною частиною в алгебру складання-віднімання, множення, ділення і ін. У послідовних АУ прискорення підсумовування досягається переходом до послідовно-паралельних схем; у паралельних — вживанням схем, що використовують статистичний характер перенесень, схем «з миттєвим перенесенням» і т.д. Найбільш розроблені методи прискорення множення. У послідовних пристроях вони засновані переважно на введенні доповнить. суматорів, що дозволяють одночасно підсумовувати декілька часткових творів; у межі наявність n суматорів послідовного типа (або n /2 суматорів і логічних схем) дає можливість виконати множення за 2 n тактів. У паралельних АУ застосовуються методи прискорення множення логічні і апаратні 1-го і 2-го порядку. Логічні методи грунтуються на перетворенні множника; збільшення апаратури при їх використанні стосується лише місцевого пристрою управління і не залежить від кількості розрядів в перемножуваних числах; теоретична і практична межа можливостей логічних методів — зменшення середньої кількості підсумовувань при виконанні одного множення до 1 / 3 на кожен двійковий розряд множника. Апаратні методи 1-го порядку грунтуються на введенні додаткових суматорів, додаткових ланцюгів запам'ятовування перенесень або заміні ланцюгів зрушення ланцюгами множення і ділення на особливі множники; кількість додаткового устаткування пропорційно кількості розрядів; кількість тактів підсумовування в процесі множення теоретично може бути зменшене до одного (незалежно від кількості розрядів множника), але практично ця межа не досягається. Апаратні методи 2-го порядку грунтуються на побудові пірамід суматорів; кількість устаткування пропорційна квадрату кількості розрядів, час множення — 2—3 такти підсумовування. Аналогічні методи розробляються для прискорення операції ділення.
Основні тенденції в розвитку АУ зв'язані із застосуванням мікроелектроніки . Тому використовуються матричні схеми для прямого підсумовування і множення десяткових цифр, надпаралельні і паралельно-паралельні суматори, апаратні методи 2-го порядку для прискорення множення і ділення, тобто побудови з великою кількістю елементів, що повторюються, і систематичними зв'язками між ними. Розробляються також нові способи кодування чисел, що спрощують виконання операцій, нові методи прискорення операцій, апаратного контролю і виправлення помилок. При цьому ставляться завдання підвищення швидкодії, зменшення габаритів, вартості, споживаної потужності, збільшення надійності.
Літ: Річардс Р. До., Арифметичні операції на цифрових обчислювальних машинах, пер.(переведення) з англ.(англійський), М., 1957; Хетагуров Я. А., Арифметичні пристрої обчислювальних машин дискретної дії, М., 1961; Карцев М. А., Арифметика цифрових машин, М., 1969.
